|
二維材料,以其原子層級的超薄結構,展現出與傳統塊體材料截然不同的基本性質,仿若打開了潘多拉魔盒,為材料科學家們注入了無盡的靈感與創新思路。 這一時期,柔性電子設備恰似初升的朝陽,逐漸滲透進人們的生活,從緊貼肌膚的可穿戴健康監測設備,到深入人體內部的植入式醫療器械,它們在大健康領域和遠程診斷中扮演著日益關鍵的角色。而這些柔性電子設備的高效性能實現,迫切依賴于一種能將優良彈性與出色電學性能完美融合的材料,一場材料領域的尋寶之旅就此拉開帷幕。 1、蠶絲的華麗轉身:柔性電子學的新希望 數千載歲月流轉,蠶絲沿著古老的 “絲綢之路”,將其美名播撒至印度、中東,乃至歐洲大陸。直至今日,這一古老而珍貴的天然材料依舊散發著獨特魅力,憑借其卓越特性,在柔性電子學領域開辟出一條嶄新的 “絲路征程”。 然而,天然蠶絲作為一種蛋白質材料,其固有結構的無序性如同頑固的枷鎖,限制了相關柔性電子器件性能的進一步提升。但科學家們并未因此卻步,美國太平洋西北國家實驗室(PNNL)Jim De Yoreo、張帥與廈門大學劉向陽等研究者們在 Science Advances 雜志上發表的成果,宛如一道曙光,照亮了前行的道路。他們在熱解石墨上成功外延生長出高度有序的二維蠶絲蛋白薄膜,其有序性源于精妙的表面引導分子組裝與折疊過程,二級結構竟與天然蠶絲的納米微晶如出一轍。 這一突破成功化解了蠶絲纖維在自然成膜時如 “意大利面” 般混亂纏結的難題,為基于蠶絲的電子產品搭建起一個極具潛力的柔性平臺。 2、二維蠶絲薄膜的奧秘:生長與結構解析 (一)分子組裝的奇妙之旅 研究者們將蠶絲分子融入去離子水后,分子呈現出無序狀態,大量隨機線圈肆意分布。當低濃度的蠶絲蛋白溶液(0.05μg/ml)邂逅高度取向的熱解石墨(HOPG)表面時,一場神奇的轉變悄然發生,高度有序的二維薄膜逐漸形成。其晶格周期約為 5.26nm,厚度約 0.42nm,與纖維中單個絲素蛋白 β 片層的二級結構厚度精準匹配。 蠶絲分子沿著 HOPG 的扶手椅晶格方向整齊排列,恰似一場井然有序的閱兵式,展現出晶格匹配的外延生長特性??v向生長遵循經典的附著動力學控制規律,生長速率與蠶絲分子濃度緊密相連,成正比關系。與之形成鮮明對比的是,橫向生長速率明顯偏低,這一速率差異背后的 “元兇” 可能是 β 片層的折疊構象以及分子末端基團的特殊作用,它們致使該方向上的分子間相互作用變得微弱,從而拖慢了生長的步伐。 多層結構與分子排列的密碼 隨著蠶絲溶液濃度升高(≥0.1μg/ml),在經歷 50 至 60 分鐘的生長歷程后,多層結構開始嶄露頭角。其中第二層的排列方式呈現出兩種奇妙的形態:一種是與第一層分子精確對齊,如同復制粘貼般整齊;另一種則與第一層交叉排列,夾角恰好為 120°。為了揭開相鄰片層之間分子相互作用的神秘面紗,研究者們借助分子動力學模擬了 “面對面” 和 “面對背” 兩種分子排列方式。模擬結果顯示,兩種構型均具備穩定性,盡管蛋白質間的蘭納 - 瓊斯勢(Lennard - Jones)相差無幾,但蛋白質與溶劑之間的相互作用卻更傾向于蠶絲分子的 “面對面” 排列,這表明其穩定性在很大程度上取決于與溶劑間的微妙互動。 無序結構的動態演變 當蠶絲溶液濃度進一步攀升至≥0.2μg/ml 時,在短短 20 分鐘內,底層有序的蠶絲薄膜表面便會冒出一層無序的島狀結構,這些結構主要以隨機線圈的形式存在。有趣的是,無序島狀結構與有序薄膜和平共處,二者之間界限分明,在形貌和機械強度上更是各具特色,差異顯著。不過,這些無序結構并非一成不變,它們如同處于青春期的少年,充滿著變化的活力。通過原位 AFM 測試發現,無序薄膜實則是由未折疊的蠶絲蛋白分子構成的亞穩態結構,隨著時間的推移,會發生奇妙的相變。未折疊的分子通過折疊和重組,逐漸形成 β 片層,進而轉變為 z 方向上有序的片層結構,完成從 “丑小鴨” 到 “白天鵝” 的華麗蛻變。 自組裝機理與性能潛力 盡管不同濃度的蠶絲溶液最終都能孕育出有序的蠶絲薄膜,但它們的組裝路徑卻大相徑庭。在較低濃度下,蠶絲蛋白分子采用直接外延生長的方式,脫溶劑作用成為生長過程中的關鍵限速步驟;而在較高濃度時,則需經歷從無序相到有序相轉變的兩步曲,其中相變步驟成為制約生長速率的核心因素。此外,表面電位測試驚喜地發現,有序的蠶絲薄膜能夠顯著降低金屬離子遷移的屏障,大幅增加蛋白質膜中帶電粒子的傳輸速率,這無疑為改善電學和光學器件性能埋下了希望的種子,展現出無限的應用潛力。 史晨陽博士(論文一作)滿懷信心地表示:“這些結果為絲蛋白自組裝提供了一種可重復的方法,這對于設計和制造絲基電子產品至關重要。”Jim De Yoreo 教授也補充道:“由于蠶絲蛋白是天然無序的,憑借我們在控制表面材料生長方面的經驗,從界面處解決了這個問題,有助于提高絲類材料在柔性電子和光學器件中的應用。” 3、硅基與二維半導體:晶體管材料的十字路口 在半導體行業的宏偉版圖中,研究人員長期以來猶如先知般預測著需要更好的晶體管通道材料來取代硅的霸主地位。然而,硅器件憑借其持續不斷的改進,如同一位堅韌不拔的守擂者,一次次成功推遲了這一變革的到來。硅以其無與倫比的器件性能、成熟高效的可制造性以及令人矚目的成本效益組合,在半導體領域長期占據著統治地位。 但近年來,“硅通道的終結” 似乎已逐漸露出端倪,如同遠方漸近的雷聲,預示著變革即將來臨。晶體管為了保持足夠的靜電控制,對通道厚度的要求日益嚴苛,當厚度降至 3 納米以下時,表面散射這一 “惡魔” 便會悄然出現,導致通道電阻急劇飆升,如同給晶體管的性能套上了沉重的枷鎖。 二維半導體材料,尤其是過渡金屬二硫屬化物(TMD),宛如一顆新星在材料的星空中閃耀著獨特的光芒。它們沒有平面外的懸空鍵,仿若身披隱形鎧甲,最大限度地減少了表面散射的困擾。過去幾年間,TMD 在實驗室的舞臺上取得了令人矚目的重大進展,然而,在邁向大規模應用的道路上,依然面臨著材料生長、集成和制造等重重關卡,如同橫亙在面前的巍峨高山,亟待攻克。 硅通道的發展也并非固步自封。imec 研發副總裁 Gouri Sankar Kar 在接受《半導體工程》采訪時指出,CFET 架構(將 PMOS 和 NMOS 晶體管置于單個垂直結構中)猶如一把神奇的鑰匙,可能將硅的擴展時間延長長達二十年之久。但 Kar 也同時指出,替代通道材料目前的性能尚無法與硅相匹敵,甚至難以實現略微的性能提升。擬議的硅替代品不僅要在性能上嶄露頭角,還必須在可制造性和成本方面與硅一較高下,而二維材料在實現成本平價的道路上依然任重道遠。 二維半導體的制造挑戰 對于制造商而言,若要采用替代通道材料,首要任務便是能夠成功制造出高質量的晶體。晶圓廠如同一位追求完美的藝術家,需要在 300 毫米晶圓的整個區域內確保質量的高度一致性。長期以來,二維半導體器件的佼佼者們大多依賴從塊體材料中剝離的薄片來打造精品。盡管如今最好的 CVD 薄膜性能已能與薄片分庭抗禮,但 CEA - Leti 研究工程師 Lucie Le Van - Jodin 解釋道,這些薄膜的生長往往需要在 600°C 以上的高溫環境中,在藍寶石和石英等基板上才能完成。即便有種子層的助力,在任意基板上實現高質量的生長依舊如同天方夜譚。而在較為溫和的溫度下生長的薄膜,則往往飽受晶粒微小的困擾,如同發育不良的幼苗,難以承擔重任。 從生長晶圓到目標晶圓的層轉移,本是一種相對成熟的工藝,然而對于二維半導體來說,卻充滿了挑戰。由于轉移的層僅有三個原子厚,如同薄如蟬翼的輕紗,哪怕是微小的皺紋、空隙和其他缺陷,都會如同美玉上的瑕疵,降低薄膜質量。在今年的 VLSI 研討會上展示的一項研究中,S. Ghosh 和 imec 的同事們通過精心優化鍵合前沿,如同技藝高超的工匠精心雕琢一件稀世珍寶,減少了轉移相關的缺陷。 但遺憾的是,轉移過程中使用的粘合劑會留下碳殘留物,這些殘留物如同頑固的污漬,很難在不造成損壞的情況下徹底清除。英特爾報告的研究更是發現,亞閾值擺幅性能(英特爾設備中約為 88mV / 十倍)主要受碳污染這一 “惡魔” 的影響,即使減少電介質厚度,也無法改善這一局面,如同陷入了一個無解的困境。 無需用二維半導體完全覆蓋晶圓的整個區域,只需精準覆蓋晶體管通道即可,這便是選擇性生長方法背后的智慧之光。中國科學技術大學的 Guixu Zhu 及其同事表示,通常情況下,二維半導體的選擇性生長始于沉積和圖案化種子材料,例如金屬鎢或 Al?O?。二維材料會優先在種子層上沉積,而對周圍的 SiO?則 “視而不見”。在具有相同 CVD 參數的未圖案化基板上,該小組在 Al?O?上實現了 96.2% 的 MoS?覆蓋率,而 SiO?上的覆蓋率僅為 10.8%。 隨后,他們利用圖案化的 Al?O?三角形作為 MoS?生長的成核位點,成功培育出遷移率高達 62.8cm²/V - sec 的材料,盡管平均遷移率值僅為 43cm²/V - sec,但這無疑是朝著正確方向邁出的堅實一步。不過,英特爾首席研究工程師 Kevin O'Brien 在今年西雅圖材料研究學會春季會議上的發言中指出,即使是這些看似 “良好” 的結果,也依然存在一定程度的變異性,這對于工藝工程師來說,如同隱藏在暗處的幽靈,令人心生恐懼。硅晶體管中晶界的預期數量為零,前沿硅晶體管的預期亞閾值擺幅接近 60mV / 十年,這是理論極限的 “圣杯”。O'Brien 表示,如果無法獲得更好、更一致的薄膜質量,二維半導體的大規模制造將永遠只能是鏡花水月,難以實現。 接觸與柵極電介質的困境 當前的二維材料雖然尚未完全成熟,如同尚未出鞘的寶劍,但已足以讓我們深入探索器件集成這一復雜的迷宮。其中,最為棘手的問題之一便是如何構建可靠的低電阻接觸。與通道長度相似,接觸長度需要與器件柵極間距成比例協調,如同舞蹈中的默契搭檔。據臺積電的 Wen - Chia Wu 及其同事稱,當接觸長度降至 10nm 以下時,接觸電阻便會如同脫韁的野馬,急劇增加,從歐姆行為迅速轉變為類肖特基行為。在早期的研究工作中,同一小組將傳輸長度(通道電流下降到其基線的 10% 的距離)確定為限制接觸電阻的關鍵因素。 而傳輸長度在很大程度上取決于接觸 / 通道界面處的隧穿距離,如同橋梁的跨度決定了交通的順暢程度。Wu 表示,無論采用何種工藝方案或使用何種材料,高質量的接觸都如同大廈的基石,取決于非常干凈、非常光滑的界面表面。歐姆行為和短的傳輸長度意味著需要范德華接觸,即接觸金屬和半導體之間存在明顯的分離,如同保持適當的社交距離,才能確保良好的 “溝通” 效果。 CEA - Leti 的 Le Van - Jodin 指出,最成功的接觸金屬是鉍、銻和銦,這些金屬對于集成電路制造領域來說,如同陌生的來客,都是相對新穎的材料,而且它們的熔點都相對較低,如同性格溫和的伙伴。在 Ang - Sheng Chou 報告的工作中,另一個臺積電團隊發現,當銻接觸 MoS?晶體管時,通道和接觸電阻都如同被無形的繩索牽引,取決于柵極電壓引起的載流子密度。器件設計人員如同挑剔的美食家,更喜歡具有固定摻雜和穩定電阻值的接觸,但這一問題至今仍如同一座難以逾越的高峰,尚未得到妥善解決。 沉積可靠的柵極堆疊(如同構建堅固的城墻)與接觸形成一樣充滿挑戰,因為二維材料表面如同光滑的鏡面,提供的成核點極為稀少。到目前為止,大多數設備演示都將二維材料小心翼翼地放置在預制底部柵極結構的頂部。英特爾研究工程師 Wouter Mortelmans 指出,具有對稱頂部和底部柵極的全柵極設計更具商業可行性,如同擁有雙翼的雄鷹,能夠在市場的天空中翱翔。他們從這種設計中獲得的最佳結果是 86mV/decade 的亞閾值擺幅,柵極長度為 34 納米。與接觸形成一樣,有效的表面清潔和碳殘留物去除如同打掃戰場,至關重要,否則將影響整個戰局的勝負。 商業上可行的設備如同精美的藝術品,也需要圖案化這一精細的雕琢過程。實驗室研究往往如同小規模的手工作坊,最多涉及幾十個廣泛分布在基板上的設備,而現代集成電路則如同龐大的工業城市,擁有數百萬個密集排列的晶體管。Le Van - Jodin 觀察到,二維材料通常不會牢固地粘附在下面的基板上,無論基板材質如何,如同漂泊的浮萍,根基不穩。濕法蝕刻工藝有使其分層的風險,如同在薄冰上行走;等離子蝕刻則有損壞表面的風險,而通常保護硅 CMOS 工藝中表面的保護性蝕刻 “聚合物” 很難去除,如同頑固的污漬難以洗凈。先沉積保護性氧化層,然后對組合堆棧進行圖案化,或許是一種如同柳暗花明般的潛在解決方案。 4、應用的曙光與挑戰 薄膜質量、接觸質量、柵極氧化物沉積和圖案化等方面的改進,如同拼圖的各個板塊逐漸完善,但它們仍然無法直接拼湊出互補邏輯這一完整的畫面。PMOS 和 NMOS 器件如同兩個性格迥異的伙伴,依賴于不同的通道材料,最常見的 PMOS 是 WSe?,NMOS 是 MoS?或 WS?。雖然有可能通過垂直堆疊兩個器件來創建類似 CFET 的結構,如同搭建積木般創造奇跡,但將 PMOS 和 NMOS 器件并排放置卻如同讓水火相容,極其困難。 考慮到成功實現二維半導體 CMOS 通道面臨的重重障礙,硅在近期的前景依然如同明亮的燈塔,閃耀著希望的光芒,這也無可厚非。業界還有時間在要求相對較低的應用中培育二維晶體管這顆幼苗。例如,imec 的 Kar 觀察到電源電路在總電路面積中占比 5% 至 7%,而前沿設計已經設想將電源分配移至晶圓背面。使用層轉移來構建二維電源開關,或許比在背面沉積硅更加輕而易舉,如同走捷徑一般,而且電源電路的尺寸要求也相對較低,這為二維材料在特定領域的應用提供了一絲曙光,盡管前方的道路依然充滿挑戰,但也讓我們看到了無限的可能。 原文鏈接:https://www.xianjichina.com/special/detail_565037.html 來源:賢集網 著作權歸作者所有。商業轉載請聯系作者獲得授權,非商業轉載請注明出處。 |